新ANSI/ESDA/JEDEC JS-002 CDM测试标准概览

140CPU67160C 元件充电模式(CDM) ESD被认为是代表ESD充电和快速放电的首要实际ESD模型，能够恰如其分地表示当今集成电路(IC)制造和装配中使用的自动处理设备所发生的情况。到目前为止，在制造环境下的器件处理过程中，IC的ESD损害的最大原因是来自充电器件事件，这一点已广为人知。1

140CPU67160C 充电器件模型路线图

对IC中更高速IO的不断增长的需求，以及单个封装中集成更多功能的需要，推动封装尺寸变大，因而维持JEP1572, 3中讨论的推荐目标CDM级别将是一个挑战。还应注意，虽然技术扩展对目标级别可能没有直接影响（至少低至14 nm），但这些高级技术改进了晶体管性能，进而也能支持更高IO性能（传输速率），因此对IO设计人员而言，实现当前目标级别同样变得很困难。由于不同测试仪的充电电阻不一致，已公布的ESD协会(ESDA)截止20204年路线图建议，CDM目标级别将需要再次降低，如图1所示。

图1.2010年及以后的充电器件模型灵敏度限值预测（版权所有©2016 EOS/ESD协会）

快速浏览图1不会发现CDM目标级别有明显变化，但进一步查阅ESDA提供的数据（如图2所示）可知，CDM ESD目标级别的分布预期会有重大变化。

图2.充电器件模型灵敏度分布组别前瞻（版权所有©2016 EOS/ESD协会）

140CPU67160C 为何讨论此变化很重要？它指出了需要采用一致的方法来测试整个电子行业的CDM，应排除多种测试标准所带来的一些不一致性。现在，确保制造业针对ESDA讨论的CDM路线图做好适当准备比以往任何时候都更重要。这种准备的一个关键方面是确保制造业从各半导体制造商收到的关于器件CDM鲁棒性水平的数据是一致的。对一个协调一致的CDM标准的需求从来没有像现在这样强烈。再加上持续不断的技术进步，IO性能也会得到提高。这种对更高IO性能的需要（以及降低引脚电容的需要），迫使IC设计人员别无选择，只能降低目标级别，进而需要更精密的测量（在ANSI/ESDA/JEDEC JS-002中有说明）。

新联合标准

140CPU67160C 在ANSI/ESDA/JEDEC JS-002之前有四种现存标准：传统的JEDEC (JESD22-C101)5、ESDA S5.3.16、AEC Q100-0117和EIAJ ED-4701/300-2标准8。ANSI/ESDA/JEDEC JS-002（充电器件模型、器件级别）9代表了将这四种现有标准统一为单一标准的一次重大努力。虽然所有这些标准都产生了有价值的信息，但多种标准的存在对行业不是好事。不同方法常常产生不同的通过级别，多种标准的存在要求制造商支持不同的测试方法，而有意义的信息并无增加。因此，以下两点非常重要：IC充电器件抑制能力的单一测量水平是广为人知的，以确保CDM ESD设计策略得到正确实施；IC的充电器件抑制能力同它将接触到的制造环境中的ESD控制水平一致。

140CPU67160C 为了解决这个问题，2009年成立的ESDA和JEDEC CDM联合工作小组(JWG)开发了JS-002。此外，JWG希望根据引入场感应CDM (FICDM)以来所获得的经验教训对FICDM进行技术改进10。最后，JWG希望尽量减少对电子行业的冲击。为了减少行业冲击，工作小组决定，联合标准不应要求购买全新场感应CDM测试仪，并且通过/失败水平应尽可能与JEDEC CDM标准一致。JEDEC标准是使用最广泛的CDM标准，因此JS-002与当前制造业对CDM的理解保持一致。

虽然JEDEC和ESDA的测试方法非常相似，但两种标准之间有一些不同之处需要化解。JS-002还试图解决一些技术问题。一些最重要问题列示如下。

140CPU67160C 标准之间的差异

• 场板电介质厚度
• 用于验证系统的验证模块
• 示波器带宽要求
• 波形验证参数

标准的技术问题

• 测量带宽要求对CDM而言太慢
• 人为地让JEDEC标准中的脉冲宽度很宽

140CPU67160C 为了达成目标并实现统一，作出了如下硬件和测量选择。在为期五年的文件编制过程中，工作小组进行了大量测量才作出这些决定。

硬件选择

• 使用JEDEC电介质厚度
• 使用JEDEC“硬币”进行波形验证
• 禁止在放电路径中使用铁氧体

测量选择

• 系统验证/验收需要最低6 GHz带宽的示波器
• 例行系统验证允许使用1 GHz示波器

尽量减少数据损坏并讨论隐藏电压调整

• 让目标峰值电流与现有JEDEC标准一致
• 指定与JEDEC压力级别匹配的测试条件；对于JS-002测试结果，指的是测试条件(TC)；对于JEDEC和AEC，指的是伏特(V)
• 对于JS-002，调整场板电压以提供与传统JEDEC峰值电流要求对应的正确峰值电流

确保较大封装完全充电

• 为确保较大封装完全充电，引入了一个新的程序

下面说明这些改进。

JS-002硬件选择

JS-002 CDM硬件平台代表了ESDA S5.3.1探针组件或测试头放电探针同JEDEC JESD22-C101验证模块和场板电介质的结合。图3所示为硬件对比。ESDA探针组件的放电路径中没有特定铁氧体。FICDM测试仪制造商认为，铁氧体是必要的，增加铁氧体可提高500 ps的半峰全宽(FWHH)额定最小值，并将Ip2（第二波峰）降至第一波峰Ip1的50%以下，从而满足传统JEDEC要求。JS-002去掉了此铁氧体，从而消除了放电中的这种限制因素，使得放电波形更准确，高带宽示波器在Ip1时看到的振铃现象不再存在。